Dans ce cours on va voir les différentes portes logiques et leurs programmations en VHDL.
En VHDL vous avez des mots clés AND, OR,NAND qui peuvent être appelé directement dans votre programme. Néanmoins dans ce cours nous avons décidé de les ré-écrire par nous même en partant de la table de vérité.
On propose deux programmes pour chaque porte avec la simulation qui vérifie la table de vérité. Tous les programmes sont écrit en flot de données : on écrit explicitement les fonctions booléennes que l’on veut voir implémentées.
Ce qui différencie les bascules des portes logiques c’est que la sortie maintient l’état de la bascule même après disparition du signal de commande. L’état précédent est mémorisé.
| Entrée | Sortie |
|---|---|
| 0 | 0 |
| 1 | 1 |
| Entrée | Sortie |
|---|---|
| 0 | 1 |
| 1 | 0 |
| Entrée 1 | Entrée 2 | Sortie |
|---|---|---|
| 0 | 0 | 0 |
| 1 | 0 | 0 |
| 1 | 0 | 0 |
| 1 | 1 | 1 |
| Entrée 1 | Entrée 2 | Sortie |
|---|---|---|
| 0 | 0 | 0 |
| 1 | 0 | 1 |
| 1 | 0 | 1 |
| 1 | 1 | 1 |
| Entrée 1 | Entrée 2 | Sortie |
|---|---|---|
| 0 | 0 | 0 |
| 1 | 0 | 1 |
| 1 | 0 | 1 |
| 1 | 1 | 0 |
| Entrée 1 | Entrée 2 | Sortie |
|---|---|---|
| 0 | 0 | 1 |
| 1 | 0 | 1 |
| 1 | 0 | 1 |
| 1 | 1 | 0 |
| Entrée 1 | Entrée 2 | Sortie |
|---|---|---|
| 0 | 0 | 1 |
| 1 | 0 | 0 |
| 1 | 0 | 0 |
| 1 | 1 | 0 |